modelsim 10.4 64位v1.0破解版

modelsim 10.4 是一款Mentor公司推出的專(zhuān)業(yè)的HDL語(yǔ)言仿真軟件，提供強(qiáng)大的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。Modelsim全面支持VHDL和Verilog語(yǔ)言的IEEE 標(biāo)準(zhǔn)，支持C/C++功能調(diào)用，并采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺(tái)無(wú)關(guān)，便于保護(hù)IP核，個(gè)性化的圖形界面和用戶接口，為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段，是FPGA/ASIC設(shè)計(jì)的首選仿真軟件。

安裝教程

1、解壓文件雙擊應(yīng)用程序進(jìn)行安裝，點(diǎn)擊next

2、選擇按裝路徑，點(diǎn)擊next

3、等待安裝完成，彈出是否創(chuàng)建桌面快捷方式，點(diǎn)擊yes

4、彈出是否添加path路徑，點(diǎn)擊yes

5、安裝完成點(diǎn)擊done退出

6、進(jìn)入安裝目錄下的win64目錄，找到mgls64.dll文件，右鍵屬性，將只讀前面的勾去掉，點(diǎn)擊應(yīng)用

7、將解壓文件下的MentorKG.exe和patch_dll.bat文件復(fù)制到安裝目錄下的win64目錄下

8、雙擊patch_dll.bat，等待片刻生成許可證文件，另存到安裝目錄下

9、進(jìn)入環(huán)境變量，新建變量名為：MGLS_LICENSE_FILE，變量值為：license.txt”所在的目錄(C:modeltech64_10.4License.txt)

10、進(jìn)入軟件查看，破解完成

使用教程

1、選擇窗口中“File”然后點(diǎn)擊"New"點(diǎn)擊“Project”新建工程，輸入工程名稱(chēng)

2、返回Modelsim界面，在彈出的快捷菜單中選擇“Create New File”

3、設(shè)置文件名與文件類(lèi)型

4、選中文件右擊，選擇Edit，進(jìn)行verilog HDL的代碼編寫(xiě)，然后再按照上述方法添加一個(gè)測(cè)試平臺(tái)文件

5、選中兩個(gè)文件后右擊，在彈出的快 兩個(gè)文件后右擊，在彈出的快捷菜單中選擇 Compile 然后點(diǎn)Compile Selected，對(duì)源代碼進(jìn)行編譯

6、編譯通過(guò)后 ，后面的問(wèn)號(hào)變成了對(duì)號(hào)

主要特點(diǎn)

1、RTL和門(mén)級(jí)優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快，跨平臺(tái)跨版本仿真
2、單內(nèi)核VHDL和Verilog混合仿真
3、源代碼模版和助手，項(xiàng)目管理
4、集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、Signal Spy、虛擬對(duì)象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號(hào)值、信號(hào)條件斷點(diǎn)等眾多調(diào)試功能
5、C和Tcl/Tk接口，C調(diào)試
6、對(duì)SystemC的直接支持，和HDL任意混合
7、支持SystemVerilog的設(shè)計(jì)功能
8、對(duì)系統(tǒng)級(jí)描述語(yǔ)言的最全面支持，SystemVerilog，SystemC，PSL
9、ASIC Sign off
10、可以單獨(dú)或同時(shí)進(jìn)行行為（behavioral）、RTL級(jí)、和門(mén)級(jí)（gate-level）的代碼